Программа обеспечения доверенности проекта интегральных микросхем
«Программа обеспечения доверенности проекта интегральных микросхем» включено в реестр российского ПО: реестровая запись № 29560, решение Экспертного совета (протокол № 687пр от 19.08.2025). Правообладатель — НПК "ТЕХНОЛОГИЧЕСКИЙ ЦЕНТР". Заявление № 338841 от 30.07.2025.
Статус: Включено в реестр · Этап: В реестре · ПО
- Номер заявления
- № 338841, зарегистрировано 30.07.2025
- Правообладатель
- НПК "ТЕХНОЛОГИЧЕСКИЙ ЦЕНТР"
- Реестровая запись
- Реестровая запись №29560 от 29.08.2025
- Классы ПО
- 12.10 Программное обеспечение для решения отраслевых задач в области информации и связи
О продукте
Программа обеспечивает маршрут разработки интегральных микросхем от поведенческого описания микросхемы до ее топологической реализации с проверкой недопустимости несанкционированных изменений проекта сторонними системами проектирования. В составе программы имеется собственный транслятор поведенческого описания схемы на языке Verilog и подсистема синтеза структурного описания схемы в базисе ячеек заданной библиотеки в формате Verilog Netlist. После синтеза топологии сторонним САПР данная программа дает возможность сравнить файл Verilog Netlist с исходным описанием схемы и файл Verilog Netlist, полученный после синтеза топологии. Файлы проверяются на предмет отсутствия изменений, связанных с нарушением исходной функции проекта микросхемы. Далее файл с топологией проверяется на совпадение по составу ячеек с файлом описания проекта микросхемы в формате Verilog Netlist.
Программа обеспечения доверенности проекта интегральных микросхем предназначена для выполнения проектных операций в процессе разработки специализированных доверенных микросхем на основе семейства серий БСК (базовый структурированный кристалл) с использованием разработанных унифицированных библиотек ячеек и сложно-функциональных блоков, включая: а) трансляцию описания микросхемы на языке описания аппаратуры во внутренние форматы данных САПР СнК (системы-на-кристалле); б) моделирование поведения проекта микросхемы; в) синтез логической схемы микросхемы из описания на поведенческом уровне в базис библиотеки функциональных ячеек БСК; г) формирование структурного описания проекта микросхемы в формате языка описания аппаратуры Verilog 2005 (стандарт IEEE 1364—2005) или System Verilog (стандарт IEEE 1800-2009); д) компоновку кристалла микросхемы; е) размещение функциональных ячеек и СФ-блоков (сложно-функциональных блоков), составляющих проект микросхемы, на поле кристалла микросхемы; ж) формирование топологии цепей синхронизации (дерева синхронизации); з) формирование топологии переменных слоёв металлизации для реализации электрической схемы проекта микросхемы в формате описания топологической информации; и) проверку соответствия топологии микросхемы электрической схеме и конструктивно-технологическим требованиям; к) проверку правильности функционирования СФ-блоков и проекта микросхемы в условиях воздействия внешних факторов эксплуатации; л) подготовку информации для измерительного оборудования для контроля электрических параметров микросхемы в составе пластин и в корпусе. В состав программы входят все основные подсистемы, необходимые для разработки и подготовки к производству микросхем, а именно: • смешанный схемно-текстовый графический редактор; • подсистема синтеза логической схемы из описания на поведенческом уровне; • специализированный транслятор с языка высокого уровня; • подсистема функционального моделирования микросхем; • подсистема функционально-логического моделирования; • подсистема компоновки и размещения ячеек и СФ-блоков на поле БСК; • подсистема синтеза топологии; • специализированный топологический редактор; • подсистема верификации; • подсистема расчета параметров топологии; • подсистема аттестации СФ-блоков и проекта микросхемы
- Свидетельство Роспатента
- № 2024685901 от 02.11.2024
- Код ОКПД 2
- 58.29.32 Обеспечение программное прикладное для загрузки
- ИНН правообладателя
- 7735096460
- Государство регистрации
- Россия
- Документация
- asic.ru
- Стоимость и лицензия
- asic.ru
По карточке заявления на сайте реестра, обновлена там 25.07.2025.
Решения Экспертного совета
- Включить в реестр — протокол № 687пр от 19.08.2025, голосование: за 17, против 0, воздержались 1; поручение оператору от 29.08.2025
- Класс программного обеспечения: Программное обеспечение для решения отраслевых задач в области информации и связи
История заявления
- 29.08.2025 — реестровая запись № 29560
- 19.08.2025 — решение Экспертного совета: Включить в реестр (протокол № 687пр)
- 30.07.2025 — появилось в списке со статусом «Включено в реестр»
Другие продукты правообладателя
- САПР "Ковчег" — Включено в реестр
Все заявления — НПК "ТЕХНОЛОГИЧЕСКИЙ ЦЕНТР"
Похожие продукты в классе 12.10
- HIP 2.0 (ESB) — Готовится экспертная оценка
- Специальное программное обеспечение «Система управления ресурсами сети» — Готовится экспертная оценка
- Пушед — Готовится экспертная оценка
- Cистема мониторинга транспортных сетей передачи данных разного масштаба "Topolograph" — Готовится экспертная оценка
- Flussonic Catena — Готовится экспертная оценка
- EDA - Enhanced Dynamic Activation (Программа динамической активации) — Готовится экспертная оценка
- SIP-клиент «Колибри-SIP» — Готовится экспертная оценка
- Atlas Controller — Подготовка голосования
Весь класс 12.10 Программное обеспечение для решения отраслевых задач в области информации и связи