RTL описание 32-битного процессорного комплекса BM-310 с набором команд RISC-V
«RTL описание 32-битного процессорного комплекса BM-310 с набором команд RISC-V» включено в реестр российского ПО: реестровая запись № 29113, решение Экспертного совета (протокол № 565пр от 23.07.2025). Правообладатель — ООО "КБ". Заявление № 337219 от 04.07.2025.
Статус: Включено в реестр · Этап: В реестре · ПО
- Номер заявления
- № 337219, зарегистрировано 04.07.2025
- Правообладатель
- ООО "КБ"
- Реестровая запись
- Реестровая запись №29113 от 31.07.2025
- Классы ПО
- 08.04 Средства автоматизированного проектирования для радиоэлектроники и электротехники (ECAD, EDA)
О продукте
Является RTL описанием сложно-функционального блока (СФ блок, см. ГОСТ Р 70916— 2023), и позволяет реализовать структурный элемент микросхемы, представляющий собой процессорный комплекс, совместимый с системой команд RISC-V. Программа предназначена для создания микросхем (систем-на-кристалле) и представляет собой специальную программу (RTL описание) для систем автоматизированного проектирования (САПР) микроэлектроники, работающих на стандартных ЭВМ, которая позволяет синтезировать цифровую электронную схему в базисе стандартных ячеек для определенной технологии производства интегральных схем с заданным и описанным функционалом. Полученная электронная схема будет представлять собой 32-битный процессорный комплекс BM-310
Что умеет
- ПО BM-310 позволяет реализовать электронную схему процессорного комплекса с настраиваемым функционалом, который включает в себя процессорное ядро, набор периферийных блоков и интерфейсов. Процессорное ядро поддерживает: Machine и user режимы привилегированности
- Кэш память инструкций с конфигурируемым размером и префетчером следующей кэш линии (next line prefetcher)
- Блок защиты физической памяти (physical memory protection), включая Smepmp расширение
- Немаскируемые прерывания с возможностью восстановления контекста (Smrnmi расширение)
- Обработку прерываний в user режиме привилегированности. Процессорный комплекс включает: Конфигурируемый внешний ведущий порт для доступа подсистемы подкачки кода ядра к периферийным устройствам с интерфейсом AHB-lite или AXI4
- Конфигурируемый внешний ведущий порт для доступа подсистемы исполнения ядра к периферийным устройствам с интерфейсом AHB-lite или AXI4
- Конфигурируемый внешний ведомый порт для доступа к интегрированным памятям TCM с интерфейсом AHB-lite или AXI4
- Внешний ведущий порт для доступа к кэшируемой памяти с интерфейсом AHB-lite или AXI4
- Два внешних порта для подключения интегрированных памятей TCM, совместимых с интерфейсом однопортовой синхронной памяти
- Модуль отладки
- Контроллер внешних прерываний
- Код ОКПД 2
- 58.29.2 Обеспечение программное прикладное на электронном носителе
- ИНН правообладателя
- 7810367803
- Государство регистрации
- Россия
- Документация
- cloudbear.ru
- Стоимость и лицензия
- cloudbear.ru
По карточке заявления на сайте реестра, обновлена там 30.06.2025.
Решения Экспертного совета
- Включить в реестр — протокол № 565пр от 23.07.2025, голосование: за 18, против 0, воздержались 1; поручение оператору от 31.07.2025
- Класс программного обеспечения: Средства автоматизированного проектирования для радиоэлектроники и электротехники (ECAD, EDA)
История заявления
- 31.07.2025 — реестровая запись № 29113
- 23.07.2025 — решение Экспертного совета: Включить в реестр (протокол № 565пр)
- 04.07.2025 — появилось в списке со статусом «Включено в реестр»
Другие продукты правообладателя
- RTL описание 64-битного процессорного комплекса BI-652 с набором команд RISC-V, поддержкой ОС Linux и последовательным исполнением команд — Включено в реестр
- RTL описание 64-битного процессорного комплекса BR-652 с набором команд RISC-V и последовательным исполнением команд — Включено в реестр
- RTL описание 32-битного процессорного комплекса BR-350 с набором команд RISC-V — Включено в реестр
- RTL описание 32-битного процессорного комплекса BR-352 с набором команд RISC-V — Включено в реестр
Похожие продукты в классе 08.04
- Delta Design Home — Включено в реестр
- Система автоматизированного проектирования для корпусирования микросхем и планирования модулей на их основе (САПР "СРК") — Включено в реестр
- Макс.Гидравлика — Включено в реестр
- Макс.Электрика — Включено в реестр
- Виртуальные лабораторные приборы — Включено в реестр
- POWER SIM — Включено в реестр
- Комплект библиотек служебных ячеек ввода-вывода (IO90LPHVT_ANA_50A_7M2T / IO90LPHVT_BASIC_50A_7M2T / IO90LPHVT_ESDKIT_50A / IO90LPHVT_FILLERCUT_50A_7M2T / IO90LPHVT_STEP_FILLER_ANATODIG_50A_7M2T) в базисе отечественной полупроводниковой технологии КМОП 90 — Включено в реестр
- Комплект библиотек элементов ввода-вывода с напряжением питания 1.8 В (IO90LPHVT_1V8_50A_7M2T), с напряжением питания 2.5 В (IO90LPHVT_2V5_50A_7M2T), библиотеки программируемого элемента ввода-вывода с напряжением питания 1.8 В (IO90LPHVT_BDPROG_1V8_50A_7 — Включено в реестр